电磁兼容_品慧电子

新闻事件：

第八届电路保护与电磁兼容技术研讨会即将在于8月23日在成都明悦大酒店举办

第九届电路保护与电磁兼容技术研讨会将于8月25日在西安曲江国际会展中心举办

事件影响：研讨会聚焦过流过压保护、防雷设计、ESD防护、EMC设计方案的应用电路保护与电磁兼容技术研讨会满足西部电子行业高可靠性设计需求由CNT Networks联手中国（西安）电子展、China Outlook Consulting举办的电路保护与电磁兼容技术研讨会将在成都（8月23日，成都明悦大酒店）和西安（8月25日-27日，西安曲江国际会展中心）两地举办。电路保护与电磁兼容技术研讨会是西部电子论坛的重要组成部分，重点聚焦在过流过压保护、防雷设计、ESD防护、EMC设计方案在工业、通信广电、汽车与交通、新能源、军工等西部市场的应用。

“高可靠性、高防护性的西部电子市场需求，使得过流过压保护、ESD防护、防雷、浪涌保护等电路保护和电磁兼容技术在电子系统中的重要性日益凸显。今年的电路保护与电磁兼容技术研讨会将先后在成都和西南两个城市举办，最大限度地覆盖西部电子行业的专业观众。”CNT Networks的CEO刘杰博士说，“本届研讨会更注重实用性和针对性，确保技术深度满足西部电子设计开发工程师的需求。”

8月23日，第八届电路保护与电磁兼容技术研讨会首先将在在成都明悦大酒店举办。会议上午的议程，以电路保护技术为主，美国AEM科技将带来LED照明电路保护应用的最新解决方案，深圳顺络电子技术专家分享新型感性器件应用的经典案例，另有行业资深专家有关工业设备过压保护方案和半导体电力保护技术趋势的精彩讲演。下午的会议主题以电磁兼容技术应用为主，特邀日本村田制作(Murata)、太阳诱电(Taiyo Yuden)、苏州泰思特等国际国内知名技术公司，其中日本村田制作的技术专家将分享电源系统的噪音抑制解决方案；太阳诱电专家带来EMC元件选型与应用；苏州泰思特将分享电磁兼容问题综合解决方案。同时，会议还安排了圆桌讨论环节，邀请网友和行业专家进行现场互动，探讨最新的过流过压保护、可靠性测试和EMC创新方案。

电路保护与电磁兼容技术研讨会●成都站报名地址：
http://www.cntronics.com/public/seminar/content/sid/35

8月25日，第九届电路保护与电磁兼容技术研讨会也将与中国（西安）电子展同期，在西安曲江国际会展中心召开，美国Bounrs、爱普科斯(EPCOS)、日本村田制作、太阳诱电、苏州泰思特、深圳顺络电子等国内国际技术公司将纷纷登台亮相。上午的会议中，美国Bounrs将带来针对工业与通信电子产品的优化保护电路设计方案；爱普科斯(EPCOS)专家将分享解决瞬态过压及持续过流两大电路防护难题的新思路；深圳顺络电子专家将讲解片式压敏电阻器在电路防护中的应用设计。下午的会议以电磁兼容技术分享为主题，其中日本村田制作的技术专家将分享内部电源系统的EMI干扰问题；太阳诱电专家带来EMC元件选型与应用；苏州泰思特将分享电磁兼容问题综合解决方案。会议还将邀请资深专家分享EMC测试方案和高频EMC设计的精彩讲演。

电路保护与电磁兼容技术研讨会●西安站报名地址：
http://www.cntronics.com/public/seminar/content/sid/33

西部电子论坛得到了中国西部电子行业政府主管部门和行业协会的大力支持，以及当地电子企业的热烈响应。论坛组委会也特别推出了“VIP观众服务计划”，与西部重点的行业协会和电子企业联动，组织行业观众参加论坛活动，并为其提供专业的信息服务。按照这一“VIP观众服务计划”，在7月15日之前，通过指定行业协会报名，或经由重点企业组团报名的观众，将获得免费参加论坛及相关活动的优惠，并将免费获得全套论坛资料。

西部电子论坛的两项重要活动——新型节能设计技术研讨会和工业开发者论坛也会同期举办，其中新型节能设计技术研讨会以风能太阳能发电与节能设计为主题，围绕智能电源、逆变器设计、智能控制、马达控制、新型电子元器件与模块的应用展开探讨。工业电子应用开发者论坛(西安曲江国际会展中心2号馆)聚焦以西安为中心的电子行业最为关注的RF微波、新能源以及工业应用等主题，邀请研发一线的工程师与领先的技术厂商代表同台展示设计新技术、新思路、新方案，为工业电子应用开发者提供深入、平等交流的机会。

“中国（西安）电子展致力于打造了一个技术交流和产品展示的平台，各种国际高端深度的技术研讨会与产品展览相结合，为西部工程师寻找先进产品/技术和优秀方案提供便利”中电会展与信息传播有限公司（中国电子展主办方）董事长陈雯海说。

解决高频开关电源的电磁兼容问题

中心议题：

高频开关电源的电路结构高频开关电源电磁骚扰源的分析高频开关电源电磁骚扰的电磁兼容设计解决方案：

高频开关电源电磁骚扰测试曲线高频开关电源电磁兼容设计及改进
随着高频开关电源技术的不断完善和日趋成熟，其在铁路信号供电系统中的应用也在迅速增加。与此同时，高频开关电源自身存在的电磁骚扰（EMI）问题如果处理不好，不仅容易对电网造成污染，直接影响其他用电设备的正常工作，而且传入空间也易形成电磁污染，由此产生了高频开关电源的电磁兼容（EMC）问题。

本文重点对铁路信号电源屏使用的1200W（24V/50A）高频开关电源模块所存在的电磁骚扰超标问题进行分析，并提出改进措施。高频开关电源产生的电磁骚扰可分为传导骚扰和辐射骚扰两大类。传导骚扰通过交流电源传播，频率低于30MHz；辐射骚扰通过空间传播，频率在30～1000MHz。

1 高频开关电源的电路结构

高频开关电源的主拓扑电路原理，如图1所示。

2 高频开关电源电磁骚扰源的分析

在图1a电路中的整流器、功率管Q1，在图1b电路中的功率管Q2～Q5、高频变压器T1、输出整流二极管D1～D2都是高频开关电源工作时产生电磁骚扰的主要骚扰源，具体分析如下。

（1）整流器整流过程产生的高次谐波会沿着电源线产生传导骚扰和辐射骚扰。
（2）开关功率管工作在高频导通和截止的状态，为了降低开关损耗，提高电源功率密度和整体效率，开关管的打开和关断的速度越来越快，一般在几微秒，开关管以这样的速度打开和关断，形成了浪涌电压和浪涌电流，会产生高频高压的尖峰谐波，对空间和交流输入线形成电磁骚扰。
（3）高频变压器T1进行功率变换的同时，产生了交变的电磁场，向空间辐射电磁波，形成了辐射骚扰。变压器的分布电感和电容产生振荡，并通过变压器初次级之间的分布电容耦合到交流输入回路，形成传导骚扰。
（4）在输出电压比较低的情况下，输出整流二极管工作在高频开关状态，也是一种电磁骚扰源。

由于二极管的引线寄生电感、结电容的存在以及反向恢复电流的影响，使之工作在很高的电压和电流变化率下，二极管反向恢复的时间越长，则尖峰电流的影响也越大，骚扰信号就越强，由此产生高频衰减振荡，这是一种差模传导骚扰。

所有产生的这些电磁信号，通过电源线、信号线、接地线等金属导线传输到外部电源形成传导骚扰。通过导线和器件辐射或通过充当天线的互连线辐射的骚扰信号造成辐射骚扰。

3 针对高频开关电源电磁骚扰的电磁兼容设计

（1）开关电源入口加电源滤波器，抑制开关电源所产生的高次谐波。
（2）输入输出电源线上加铁氧体磁环，一方面抑制电源线内的高频共模，另一方面减小通过电源线辐射的骚扰能量。
（3）电源线尽可能靠近地线，以减小差模辐射的环路面积；把输入交流电源线和输出直流电源线分开走线，减小输入输出间的电磁耦合；信号线远离电源线，靠近地线走线，并且走线不要过长，以减小回路的环面积；PCB板上的线条宽度不能突变，拐角采用圆弧过渡，尽量不采用直角或尖角。
（4）对芯片和MOS开关管安装去耦电容，其位置尽可能地靠近并联在器件的电源和接地管脚。
（5）由于接地导线存在Ldi/dt，PCB板和机壳间接地采用铜柱连接，对不适合用铜柱连接的采用较粗的导线，并就近接地。
（6）在开关管以及输出整流二极管两端加RC吸收电路，吸收浪涌电压。

上一页123下一页

电视系统中电磁兼容元器件的选择方法

中心议题：

电视系统中无源器件的选用电视系统中模拟与逻辑有源器件的选用电视系统中磁环的应用电视系统中开关元件的选用
在电视系统中电磁兼容的要求越来越高，如何在设计中减少电磁干扰是很多设计人员正在思考的问题，本文主要针对电视系统中电磁兼容元器件的选择进行阐述，希望对设计人员能够起到一定的帮助。

在大多数情况下，电路的基本元件满足电磁特性的程度将决定着功能单元和最后的设备满足电磁兼容性的程度。实用的元件并不是“理想”的，其特性与理想的特性是有差异的。实用的元件本身可能就是一个干扰源，因此正确选用元件非常重要。下面对几种不同器件的选择进行了阐述：

1 无源器件的选用

电视系统中的无源器件主要有电阻、电容、二极管。

1) 电阻的选用
由于表面贴装元件具有低寄生参数的特点，因此，表面贴装电阻总是优于有引脚电阻。在电视系统中，目前主要采用表面贴装元件。

2) 电容器的选用
铝电解电容和钽电解电容适用于低频终端，主要是存储器和低频滤波器领域。在中频范围内(从kHz到MHz)，陶质电容比较适合，常用于去耦电路和高频滤波。特殊的低损耗(通常价格比较昂贵)陶质电容和云母电容适合于甚高频应用和微波电路。为得到最好的EMC特性，电容具有低的ESR(Equivalent~riesResistance，等效串联电阻)值是很重要的，因为它会对信号造成大的衰减，特别是在应用频率接近电容谐振频率的场合。

旁路电容：通常铝电解电容和钽电容比较适合作旁路电容，其电容值取决于PCB板上的瞬态电流需求，一般在10至470 F范围内。

去耦电容：去耦电容的主要功能就是提供一个局部的直流电源给有源器件，以减少开关噪声在板上的传播和将噪声引导到地。实际上，旁路电容和去耦电容都应该尽可能放在靠近电源输人处以帮助滤除高频噪声。去耦电容的取值大约是旁路电容的1／1o0到1／1000。去耦电容应尽可能地靠近每个集成块(Ic)，因为布线阻抗将减小去耦电容的效力。陶瓷电容常被用来去耦，其值决定于最快信号的上升时间和下降时间。除了考虑电容值外，ESR值也会影响去耦能力。为了去耦，应该选择ESR值低于1欧姆的电容。

3) 二极管的选用
二极管是最简单的半导体器件。由于其独特的特性，某些二极管有助于解决并防止与EMC相关的一些问题。许多电路为感性负载，在高速开关电流的作用下，系统中产生瞬态尖峰电流。二极管是抑制尖峰电压噪声源的最有效的器件之一。

图1中的二极管用于抑制高压开关的尖峰电压。图2是典型的变压和整流电路，D2是肖特基或齐纳二极管，用于抑制滤波后的尖峰瞬态噪声电压。

在控制应用中，无论有刷还是无刷电机，当电机运行时，都将产生电刷噪声或换向噪声。因此需要噪声抑制二极管，为了改进噪声抑制效果，二极管应尽量靠近电机接点。

在电源输入电路中，需要用Ⅳs或高电压变阻器进行噪声抑制。信号连接接口的EMI问题之一是静电放电(ESD)。屏蔽电缆和连接器可用于保护信号不受外界静电的干扰。另一种方法是使用，nrs或变阻器保护信号线。

上一页12下一页

基于PCB的电磁兼容的设计

中心议题：

PCB中常见的电磁干扰方式 PCB的电磁兼容设计解决方案：

PCB板的选取 PCB板的布局、布线设计及电子元器件布局 PCB板的静电防护设计
PCB电磁兼容设计在于减少对外电磁辐射和提高抗电磁干扰的能力，合理的布局和布线是设计的关键所在。本文介绍PCB中常见的电磁干扰及PCB的电磁兼容设计，这些方法与技巧有利于提高高速PCB的EMC特性。

1　PCB中常见的电磁干扰

解决PCB设计中的电磁兼容性问题由主动减小和被动补偿两种途径，为此必须对电磁干扰的干扰源和传播途径进行分析。通常PCB设计中存在的电磁干扰有：传导干扰、串音干扰以及辐射干扰。

1.1 传导干扰
传导干扰主要通过导线耦合及共模阻抗耦合来影响其它电路。例如噪音通过电源电路进入某一系统，所有使用该电源的电路就会受到影响。图1表示的是噪音通过共模阻抗耦合，电路1与电路2共同使用一根导线获取电源电压和接地回路，如果电路1的电压突然需要升高，那么电路2的电压必将因为共用电源以及两回路之间的阻抗而降低。

图1 噪音通过共模阻抗耦合

1.2 串音干扰
串音干扰是一个信号线路干扰另一邻近的信号路径。它通常发生在邻近的电路和导体上，用电路和导体的互容和互感来表征。例如，PCB上某一带状线上载有低电平信号，当平行布线长度超过10cm时，就会产生串音干扰。由于串音可以由电场通过互容、磁场通过互感引起，所以考虑PCB带状线上的串音问题时，最主要的问题是确定电场、磁场耦合哪个是主要的因素。

1.3 辐射干扰
辐射干扰是由于空间电磁波的辐射而引入的干扰。PCB中的辐射干扰主要是电缆和内部走线间的共模电流辐射干扰。当电磁波辐射到传输线上时，将出现场到线的耦合问题。沿线引起的分布小电压源可分解为共模和差模分量。共模电流指两导线上振幅相差很小而相位相同的电流，差模电流则是两导线上振幅相等而相位相反的电流。

2 PCB的电磁兼容设计

随着PCB板的电子元器件和线路的密集度不断增加，为了提高系统的可靠性和稳定性，必须采取相应的措施，使PCB板的设计满足电磁兼容要求，提高系统的抗干扰性能。

2.1 PCB板的选取
在PCB板设计中，相近传输线上的信号之间由于电磁场的相互耦合而发生串扰，因此在进行PCB的电磁兼容设计时，首先考虑PCB的尺寸，PCB尺寸过大，印制线过长，阻抗必然增加，抗噪声能力下降，成本也会增加；PCB尺寸过小，邻近传输线之间容易发生串扰，而且散热性能不好。

根据电源、地的种类、信号线的密集程度、信号频率、特殊布线要求的信号数量、周边要素、成本价格等方面的综合因素来确定PCB板的层数。要满足EMC的严格指标并且考虑制造成本，适当增加地平面是PCB的EMC设计最好的方法之一。对电源层而言，一般通过内电层分割能满足多种电源的需要，但若需要多种电源供电，且互相交错，则必须考虑采用两层或两层以上的电源平面。对信号层而言，除了考虑信号线的走线密集度外，从EMC的角度，还需要考虑关键信号的屏蔽或隔离，以此确定是否增加相应层数。

2.2 PCB板的布局设计
PCB的布局通常应遵循以下原则：
（1）尽量缩短高频元器件之间的连线，减少他们的分布参数和相互之间的电磁干扰。容易受干扰的元件不能靠得太近，输入输出应尽量远离。
（2）某些元器件或导线之间可能有较高的电压，应加大他们之间的距离，以免放电引出意外短路。
（3）发热量大的器件应为散热片留出空间，甚至应将其装在整机的底版上，以利于散热。热敏元件应远离发热元件。
（4）按照电路的流程安排各功能单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。
（5）以每个功能模块的核心元件为中心，围绕它进行布局，尽量减少和缩短各元器件之间的引线和连接长度。
（6）综合考虑各元件之间的分布参数。尽可能使元器件平行排列，这样不仅有利于增强抗干扰能力，而且外观美观，易于批量生产。

上一页12下一页

燃料电池车用大功率DC/DC变换器电磁兼容性研究

中心议题：燃料电池车用大功率DC/DC变换器电磁兼容性研究解决方案：利用大功率DC/DC变换器主要电磁干扰源及抑制措施对控制电路板的信号隔离对软件程序的抗干扰设计
引言

目前，燃料电池电动汽车(FCEV)成为我国汽车科技创新主攻方向。燃料电池电动汽车动力系统主要由燃料电池发动机，DC/DC变换器，蓄电池，电机控制器(变频器)及电机，整车控制器，数据采集系统及CAN总线组成，如图1所示。其中DC/DC变换器可以对燃料电池的输出进行控制及能量的传递与转换，成为燃料电池电动汽车关键零部件之一。在燃料电池电动汽车运行过程中，DC/DC变换器所处的电磁环境十分复杂，各种形式的电磁干扰很多，严重影响了DC/DC变换器的正常运行。因此，研究FCEV用DC/DC变换器的电磁兼容性对DC/DC变换器乃至燃料电池电动汽车的可靠运行具有重要意义。大功率DC/DC变换器主要干扰源及电磁兼容设计

FCEV用DC/DC变换器是大功率变换装置，其电磁兼容性在整个FCEV电磁环境中具有重要影响。FCEV用DC/DC变换器工作时对外界产生强大的电磁干扰，不仅对整个FCEV系统造成干扰，而且也会影响DC/DC变换器自身控制系统的正常工作。因此为了提高整个FCEV系统性能，必须对FCEV用DC/DC变换器的电磁兼容性进行研究，对其产生的电磁干扰(EMI)进行有效的抑制。

大功率DC/DC变换器主要干扰源

FCEV用DC/DC变换器的功率一般比较大，通常选择IGBT为功率开关管。功率开关管IGBT工作过程中产生高的du/dt和di/dt以及浪涌电流和尖峰电压[1]，这是FCEV用大功率DC/DC变换器产生电磁干扰最根本的原因。另外功率开关管开通和关断瞬间，由于分布电感和分布电容的存在，电感电流容易发生高频振荡，这些因素都会产生强大的电磁干扰，这在FCEV用大功率DC/DC变换器中表现的尤为明显。这种电磁干扰严重影响整车控制器与CAN通信，导致CAN通讯频繁报错，无法正常通讯。CAN通讯受干扰后的传输波形如图2(a)所示。从图中可以明显看到，变换器开关噪音叠加在CAN通讯脉冲上，并且幅度很大。此外，严重的电磁干扰也会使大功率DC/DC变换器输出纹波过大，纹波过大直接影响大功率DC/DC变换器的性能[2]。图2(b)是用示波器采集到的变换器未经滤波处理的输出电压波形，从图中可以看到，输出电压上叠加了大量的开关噪音。

上一页1234下一页
00

电路保护与电磁兼容技术研讨会西安成都两地圆满举办提升中国西部电子高可靠性设计

新闻事件：

电路保护与电磁兼容技术研讨会西安成都两地圆满举办

事件影响：

知名厂商技术专家分享电路保护与电磁兼容技术及应用提升中国西部电子高可靠性设计

CNT Networks、中国电子展组委会和China Outlook Consulting联合在成都和西安两地成功举办了第八/九届电路保护与电磁兼容技术研讨会。研讨会成都站于8月23日将在成都明悦大酒店举办；8月25日移师西安曲江国际会展中心，与中国（西安）电子展同期举行。第八/九届电路保护与电磁兼容技术研讨会有来自Bourns、村田制作所、AEM科技、太阳诱电、爱普科斯、顺络电子、槟城电子、苏州泰思特、君耀电子等国际国内知名厂商的技术专家全面介绍了过流过压保护、防雷设计、ESD防护、EMC设计在工业、通信广电、汽车与交通、新能源、智能电网等行业应用，探讨元器件选型、电路设计参考、系统测试、安规认证热点议题。西部电子行业专业观众对精心组织的会议内容表现出浓厚的兴趣。

第八/九届电路保护与电磁兼容技术研讨会是2011西部电子论坛期间重要的活动，本届西部电子论坛共吸引了1000多名专业观众，有超过600名观众参加了电路保护与电磁兼容研讨会。

CNT Networks CEO刘杰博士表示：“7.23温州动车事故告诫我们，通讯系统需要防雷核心技术支持高可靠性，雷击放电诱发雷击电磁脉冲过电压和过电流，需要高可靠性的防雷保护解决方案解决过流过压问题。本次会议我们非常荣幸邀请到国际国内知名公司做一场关于电路保护、防雷技术、EMC技术的专业研讨会，与西部工程师分享最新防护技术方案以及EMC设计实战经验。这次活动是一个非常有意义的活动。”

“中国电子展平台将有更多的国际技术公司和国内优秀公司参与，CNT Networks组织的系列研讨会将有助于促进中国电子展的专业化。” 中电会展与信息传播有限公司董事长陈雯海说。

研讨会全程详情，请点击：http://www.cntronics.com/public/seminar

研讨会中，技术厂商展示的系列新技术和解决方案引人关注。

Bourns：优化设计电路保护设计及方案
Bourns 为领先业界之电路保护解决方案制造商，会议现场Bourns为广大工程师分享了如何保护新一代电子产品免于电涌损害。会议中提到其推出首款高电压半导体限流芯片TBU，TBU将提供高能量的防护等级，配合Bourns 其他电路防护元器件给您提供专业完整的保护方案，TBU的优点就是能将主要能量阻绝在外，反应速度很快。在通讯设计中，TBU串联在电路中，没有电磁干扰，它在没有工作的时候就像电阻一样，简化了电路设计。这次演讲中，Bourns特别解说其产品在市场趋势下是如何符合各种需求的。

村田制作所：内部电源系统的EMI干扰问题
随着移动终端通信设备的不断兴起，无线通信在移动终端中占据了重要的地位，使得EMI问题与无线通信之间的关系更加紧密。村田电子围绕移动通信终端设备给我们作EMI的详细演讲。首先是内部系统EMC问题的发生原理以及接受灵敏度问题的发生原理，其次是相关EMC噪声的研究，包括工作条件，传导路径以及干扰灵敏度的原理，最后是以WLAN举例来说明一些传导噪声和辐射噪声的解决方案。

AEM科技：LED照明的电路保护应用
在许多应用场合，对于LED灯具的可靠性和散热性问题是LED制造企业必须面临的首要技术难题。AEM科技着重介绍了：当电源端产生太大的脉冲电流或是因为短路所造成的电流过载，组件可以在极短时间启动电路保护，同时产品也拥有低冷电阻及高抗电流冲击的优点。另外，为因应LED室内照明灯具有小型及薄型化趋势，相对于传统插件式保险丝，贴片型的保险丝在厚度与空间就展现出产品竞争优势。

太阳诱电：智能手机的EMI对策
智能化手机在市场的占有比率越来越高。随着功能模块的增多，对高速通信，自动化提出新的要求，同时多功能模块引起新的噪音问题。如手机中的FM、蓝牙、 GPRS相互之间会产生噪音，日本太阳诱电FAE经理吉田道明先生将通过实例介绍用于智能手机的EMI对策，为西部工程师的设计方面提供参考。

爱普科斯、君耀电子、槟城电子：电路防护的新思路
瞬态过压及持续过流是电路防护的两大议题，其中又以雷击防护为设计的难点，尤其是当设备的应用条件存在诸多相互制约的因素时，受限于传统防护器件的弱点，传统的防护方案往往难以同时满足诸多相互制约的要求，必须引入新的设计思路才能彻底解决问题。君耀给我们带来了对通讯终端或通讯系统的各种接口防过压浪涌设计，以提高设备的可靠性。爱普科斯则以瞬态过压及持续过流为中心点展开，讲述其创新解决方案。槟城电子演讲专注雷击防护，并提供雷击测试和选型方案，其中包括了xDSL、Ethernet、Cable端口的防护经验。

顺络电子：新型感性器件应用解决方案
针对现代电子产品轻薄化、小型化、高可靠性和低成本的需求，顺络电子提出了能替代传统绕线射频电感的低成本高性能叠层陶瓷电感、用于DC-DC转换电路的叠层型功率电感、用于过电压保护的叠层压敏电阻及用于浪涌电流保护的功率型热敏电阻产品，有效为客户降低使用成本。

苏州泰思特：电磁兼容问题综合解决方案
苏州泰思特电子技术专家主要针对标准GB/T 17626.2及GB/T 17626.4介绍电磁兼容静电放电防护及电快速瞬变脉冲试验的整改措施两方面知识，意在帮助西部电子行业从业人员更好的解决在EMC电磁兼容测试试验中遇到的问题，提高产品的可靠性。

经过三年的运作，电路保护与电磁兼容技术研讨会，已经成为中国电子设计开发领域的重要技术交流平台，每年覆盖深圳、上海、成都和西安等电子行业重镇，受到广泛地关注。

高速PCB的可控性与电磁兼容性设计

中心议题：

PCB的布线和布局技巧 PCB的设计技术

解决方案：

高速信号的传输线效应抑制方案高速PCB的电磁兼容设计

点击抢先报名上海电路保护与电磁兼容研讨会
聚焦工业、通信、汽车应用，解决设计优化与元器件选型难题
http://www.cntronics.com/public/seminar/content/sid/50

高速电路设计是一个非常复杂的设计过程，在进行高速电路设计时有多个因素需要加以考虑，这些因素有时互相对立。如高速器件布局时位置靠近，虽可以减少延时，但可能产生串扰和显著的热效应。因此在设计中，需权衡各因素，做出全面的折衷考虑；既满足设计要求，又降低设计复杂度。本文从PCB的布线、布局及高速PCB的设计三个部分进行分析，介绍高速PCB的可控性与电磁兼容性设计。

第一篇 PCB布线

在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前，可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。

自动布线的布通率，依赖于良好的布局，布线规则可以预先设定，包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通，然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。并试着重新再布线，以改进总体效果。

对目前高密度的PCB设计已感觉到贯通孔不太适应了，它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用，还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会，才能得到其中的真谛。

1 电源、地线的处理
既使在整个PCB板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。

对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，现只对降低式抑制噪音作以表述：
（1）众所周知的是在电源、地线之间加上去耦电容。
（2）尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)
（3）用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。

2 数字电路与模拟电路的共地处理
现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。

数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。

3 信号线在在电（地）层的布线处理
信号线布在电（地）层上在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。

4 大面积导体中连接腿的处理
在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal），这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。

5 布线中网络系统的作用
在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。

标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。

上一页1234下一页
006 设计规则检查（DRC）
布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：

（1）线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。
（2）电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在PCB中是否还有能让地线加宽的地方。
（3）对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。
（4）模拟电路和数字电路部分，是否有各自独立的地线。
（5）后加在PCB中的图形（如图标、注标）是否会造成信号短路。
（6）对一些不理想的线形进行修改。
（7）在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。
（8）多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。

第二篇 PCB布局

在设计中，布局是一个重要的环节。布局结果的好坏将直接影响布线的效果，因此可以这样认为，合理的布局是PCB设计成功的第一步。

布局的方式分两种，一种是交互式布局，另一种是自动布局，一般是在自动布局的基础上用交互式布局进行调整，在布局时还可根据走线的情况对门电路进行再分配，将两个门电路进行交换，使其成为便于布线的最佳布局。在布局完成后，还可对设计文件及有关信息进行返回标注于原理图，使得PCB板中的有关信息与原理图相一致，以便在今后的建档、更改设计能同步起来, 同时对模拟的有关信息进行更新，使得能对电路的电气性能及功能进行板级验证。

1 考虑整体美观
一个产品的成功与否，一是要注重内在质量，二是兼顾整体的美观，两者都较完美才能认为该产品是成功的。在一个PCB板上，元件的布局要求要均衡，疏密有序，不能头重脚轻或一头沉。

2 布局的检查
印制板尺寸是否与加工图纸尺寸相符？能否符合PCB制造工艺要求？有无定位标记？
元件在二维、三维空间上有无冲突？
元件布局是否疏密有序，排列整齐？是否全部布完？
需经常更换的元件能否方便的更换？插件板插入设备是否方便？
热敏元件与发热元件之间是否有适当的距离？
调整可调元件是否方便？
在需要散热的地方，装了散热器没有？空气流是否通畅？
信号流程是否顺畅且互连最短？
插头、插座等与机械设计是否矛盾？
线路的干扰问题是否有所考虑？

第三篇高速PCB设计

（一）、电子系统设计所面临的挑战

随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有的甚至超过100MHZ。目前约50% 的设计的时钟频率超过50MHz，将近20% 的设计主频超过120MHz。

当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路设计技术已经成为电子系统设计师必须采取的设计手段。只有通过使用高速电路设计师的设计技术，才能实现设计过程的可控性。

（二）、什么是高速电路

通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说１／３），就称为高速电路。

实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿（或称信号的跳变）引发了信号传输的非预期结果。因此，通常约定如果线传播延时大于1/2数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应。

信号的传递发生在信号状态改变的瞬间，如上升或下降时间。信号从驱动端到接收端经过一段固定的时间，如果传输时间小于1/2的上升或下降时间，那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端。如果反射信号很强，叠加的波形就有可能会改变逻辑状态。

（三）、高速信号的确定

上面我们定义了传输线效应发生的前提条件，但是如何得知线延时是否大于1/2驱动端的信号上升时间？一般地，信号上升时间的典型值可通过器件手册给出，而信号的传播时间在PCB设计中由实际布线长度决定。下图为信号上升时间和允许的布线长度(延时)的对应关系。　

PCB 板上每单位英寸的延时为 0.167ns.。但是，如果过孔多，器件管脚多，网线上设置的约束多，延时将增大。通常高速逻辑器件的信号上升时间大约为0.2ns。如果板上有GaAs芯片，则最大布线长度为7.62mm。

设Tr 为信号上升时间， Tpd 为信号线传播延时。如果Tr≥4Tpd，信号落在安全区域。如果2Tpd≥Tr≥4Tpd，信号落在不确定区域。如果Tr≤2Tpd，信号落在问题区域。对于落在不确定区域及问题区域的信号，应该使用高速布线方法。

上一页1234下一页
00（四）、什么是传输线

PCB板上的走线可等效为下图所示的串联和并联的电容、电阻和电感结构。串联电阻的典型值0.25-0.55 ohms/foot，因为绝缘层的缘故，并联电阻阻值通常很高。将寄生电阻、电容和电感加到实际的PCB连线中之后，连线上的最终阻抗称为特征阻抗Zo。线径越宽，距电源/地越近，或隔离层的介电常数越高，特征阻抗就越小。如果传输线和接收端的阻抗不匹配，那么输出的电流信号和信号最终的稳定状态将不同，这就引起信号在接收端产生反射，这个反射信号将传回信号发射端并再次反射回来。随着能量的减弱反射信号的幅度将减小，直到信号的电压和电流达到稳定。这种效应被称为振荡，信号的振荡在信号的上升沿和下降沿经常可以看到。

（五）、传输线效应

基于上述定义的传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。

5.1 反射信号
如果一根走线没有被正确终结(终端匹配)，那么来自于驱动端的信号脉冲在接收端被反射，从而引发不预期效应，使信号轮廓失真。当失真变形非常显著时可导致多种错误，引起设计失败。同时，失真变形的信号对噪声的敏感性增加了，也会引起设计失败。如果上述情况没有被足够考虑，EMI将显著增加，这就不单单影响自身设计结果，还会造成整个系统的失败。反射信号产生的主要原因：过长的走线；未被匹配终结的传输线，过量电容或电感以及阻抗失配。

5.2 延时和时序错误
信号延时和时序错误表现为：信号在逻辑电平的高与低门限之间变化时保持一段时间信号不跳变。过多的信号延时可能导致时序错误和器件功能的混乱。通常在有多个接收端时会出现问题。电路设计师必须确定最坏情况下的时间延时以确保设计的正确性。信号延时产生的原因：驱动过载，走线过长。

5.3 多次跨越逻辑电平门限错误
信号在跳变的过程中可能多次跨越逻辑电平门限从而导致这一类型的错误。多次跨越逻辑电平门限错误是信号振荡的一种特殊的形式，即信号的振荡发生在逻辑电平门限附近，多次跨越逻辑电平门限会导致逻辑功能紊乱。反射信号产生的原因：过长的走线，未被终结的传输线，过量电容或电感以及阻抗失配。

5.4 过冲与下冲
过冲与下冲来源于走线过长或者信号变化太快两方面的原因。虽然大多数元件接收端有输入保护二极管保护，但有时这些过冲电平会远远超过元件电源电压范围，损坏元器件。

5.5 串扰
串扰表现为在一根信号线上有信号通过时，在PCB板上与之相邻的信号线上就会感应出相关的信号，我们称之为串扰。信号线距离地线越近，线间距越大，产生的串扰信号越小。异步信号和时钟信号更容易产生串扰。因此解串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。

5.6 电磁辐射
EMI(Electro-Magnetic Interference)即电磁干扰，产生的问题包含过量的电磁辐射及对电磁辐射的敏感性两方面。EMI表现为当数字系统加电运行时，会对周围环境辐射电磁波，从而干扰周围环境中电子设备的正常工作。它产生的主要原因是电路工作频率太高以及布局布线不合理。目前已有进行 EMI仿真的软件工具，但EMI仿真器都很昂贵，仿真参数和边界条件设置又很困难，这将直接影响仿真结果的准确性和实用性。最通常的做法是将控制EMI的各项设计规则应用在设计的每一环节，实现在设计各环节上的规则驱动和控制。

（六）、避免传输线效应的方法

针对上述传输线问题所引入的影响，我们从以下几方面谈谈控制这些影响的方法。

6.1 严格控制关键网线的走线长度
如果设计中有高速跳变的边沿，就必须考虑到在PCB板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有一些基本原则：如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不大于7英寸。工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达到或超过75MHz布线长度应在1英寸。对于GaAs芯片最大的布线长度应为0.3英寸。如果超过这个标准，就存在传输线的问题。

上一页1234下一页
006.2 合理规划走线的拓扑结构
解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。当使用高速逻辑器件时，除非走线分支长度保持很短，否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下，PCB走线采用两种基本拓扑结构，即菊花链(Daisy Chain)布线和星形(Star)分布。

对于菊花链布线，布线从驱动端开始，依次到达各接收端。如果使用串联电阻来改变信号特性，串联电阻的位置应该紧靠驱动端。在控制走线的高次谐波干扰方面，菊花链走线效果最好。但这种走线方式布通率最低，不容易100%布通。实际设计中，我们是使菊花链布线中分支长度尽可能短，安全的长度值应该是：Stub Delay <= Trt *0.1.

例如，高速TTL电路中的分支端长度应小于1.5英寸。这种拓扑结构占用的布线空间较小并可用单一电阻匹配终结。但是这种走线结构使得在不同的信号接收端信号的接收是不同步的。

星形拓扑结构可以有效的避免时钟信号的不同步问题，但在密度很高的PCB板上手工完成布线十分困难。采用自动布线器是完成星型布线的最好的方法。每条分支上都需要终端电阻。终端电阻的阻值应和连线的特征阻抗相匹配。这可通过手工计算，也可通过CAD工具计算出特征阻抗值和终端匹配电阻值。　

在上面的两个例子中使用了简单的终端电阻，实际中可选择使用更复杂的匹配终端。第一种选择是RC匹配终端。RC匹配终端可以减少功率消耗，但只能使用于信号工作比较稳定的情况。这种方式最适合于对时钟线信号进行匹配处理。其缺点是RC匹配终端中的电容可能影响信号的形状和传播速度。

串联电阻匹配终端不会产生额外的功率消耗，但会减慢信号的传输。这种方式用于时间延迟影响不大的总线驱动电路。串联电阻匹配终端的优势还在于可以减少板上器件的使用数量和连线密度。

最后一种方式为分离匹配终端，这种方式匹配元件需要放置在接收端附近。其优点是不会拉低信号，并且可以很好的避免噪声。典型的用于TTL输入信号(ACT, HCT, FAST)。

此外，对于终端匹配电阻的封装型式和安装型式也必须考虑。通常SMD表面贴装电阻比通孔元件具有较低的电感，所以SMD封装元件成为首选。如果选择普通直插电阻也有两种安装方式可选：垂直方式和水平方式。

垂直安装方式中电阻的一条安装管脚很短，可以减少电阻和电路板间的热阻，使电阻的热量更加容易散发到空气中。但较长的垂直安装会增加电阻的电感。水平安装方式因安装较低有更低的电感。但过热的电阻会出现漂移，在最坏的情况下电阻成为开路，造成PCB走线终结匹配失效，成为潜在的失败因素。

6.3 抑止电磁干扰的方法
很好地解决信号完整性问题将改善PCB板的电磁兼容性(EMC)。其中非常重要的是保证PCB板有很好的接地。对复杂的设计采用一个信号层配一个地线层是十分有效的方法。此外，使电路板的最外层信号的密度最小也是减少电磁辐射的好方法，这种方法可采用"表面积层"技术"Build-up"设计制做PCB来实现。表面积层通过在普通工艺 PCB 上增加薄绝缘层和用于贯穿这些层的微孔的组合来实现，电阻和电容可埋在表层下，单位面积上的走线密度会增加近一倍，因而可降低 PCB的体积。PCB 面积的缩小对走线的拓扑结构有巨大的影响，这意味着缩小的电流回路，缩小的分支走线长度，而电磁辐射近似正比于电流回路的面积；同时小体积特征意味着高密度引脚封装器件可以被使用，这又使得连线长度下降，从而电流回路减小，提高电磁兼容特性。

6.4 其它可采用技术
为减小集成电路芯片电源上的电压瞬时过冲，应该为集成电路芯片添加去耦电容。这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环路的辐射。

当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源层上时，其平滑毛刺的效果最好。这就是为什么有一些器件插座上带有去耦电容，而有的器件要求去耦电容距器件的距离要足够的小。

任何高速和高功耗的器件应尽量放置在一起以减少电源电压瞬时过冲。

如果没有电源层，那么长的电源连线会在信号和回路间形成环路，成为辐射源和易感应电路。

走线构成一个不穿过同一网线或其它走线的环路的情况称为开环。如果环路穿过同一网线其它走线则构成闭环。两种情况都会形成天线效应(线天线和环形天线)。天线对外产生EMI辐射，同时自身也是敏感电路。闭环是一个必须考虑的问题，因为它产生的辐射与闭环面积近似成正比。

结束语

高速电路设计是一个非常复杂的设计过程，可以采用ZUKEN公司的高速电路布线算法(Route Editor)和EMC/EMI分析软件(INCASES,Hot-Stage)来应用于分析和发现问题。本文所阐述的方法就是专门针对解决这些高速电路设计问题的。此外，在进行高速电路设计时有多个因素需要加以考虑，这些因素有时互相对立。如高速器件布局时位置靠近，虽可以减少延时，但可能产生串扰和显著的热效应。因此在设计中，需权衡各因素，做出全面的折衷考虑；既满足设计要求，又降低设计复杂度。高速PCB设计手段的采用构成了设计过程的可控性，只有可控的，才是可靠的，也才能是成功的！

UPS的电磁兼容设计解决方案
中心议题： UPS输入、输出传导干扰的抑制 UPS整机辐射干扰的抑制 UPS的抗干扰设计
UPS不间断电源电磁兼容的问题必须在产品的开发阶段解决。针对UPS的产品特点，UPS的电磁兼容主要包含以下几个部分：电源的输入、输出传导干扰;电源的辐射骚扰;UPS的抗干扰特性。下面逐项阐述达到相关标准要求的设计方法。

1 输入、输出传导干扰的抑制

针对传导骚扰，可以从三个方面来考虑：干扰源、传导途径和直接的骚扰抑制。

1.1 干扰源的消除和降低：
在UPS中有整流的AC/DC变换，有SPWM逆变的DC/AC逆变器，有PFC的高频变换电路，有DC/DC变换的回路，这些都是UPS内重要的骚扰源，尤其是其中的变压器、电感、高频电流回路，因此，合理地设计相应变压器和电感的参数、加工工艺和在整机中的布局将可能大幅度降低它们的骚扰强度，合理地设高频电流的PCB、布线也可以改善UPS的骚扰；对于功率变换器中的驱动电路，可以在不影响效率和内阻的情况下加大驱动电阻，增加开关电源的上升、下降沿时间，从而减少电压、电流的高频谐波含量。

1.2 传导途径的抑制：
由于所有的传导干扰只有通过适当的空间和导体途径才可能作用到UPS的输入、输出电源端子，因此，尽量减少传递的途径也是减低UPS 不间断电源骚扰的有效方法。例如，将所有的干扰源安装在离输入、输出端子较远的位置，输入、输出的电源线不从干扰源附近走线，在干扰源的进出位置加强抑制处理，通过屏蔽手段将干扰源和其它部分进行空间隔离，电源的输入、输出等分别在整机的相对较远位置等。

1.3 直接的骚扰抑制：
对于采用上述方法后仍然无法符合标准要求的情况，直接在输入、输出回路采用相应的EMI滤波器件，如电感、高频电容、专用滤波器等将可以再次有效压低UPS整机对外的传导干扰，实践表明，只要适当加大滤波器的相关参数和衰减的DB值，一般都可以将UPS的传导骚扰压低到标准的限值以内。当然，滤波器的安装必须越靠近输入、输出电源端子越好，因为即使是多几厘米长的接线也会增大干扰，插座式的滤波器将是最为理想的选择。另外，在滤波器中的电容或外加的EMI滤波电容最好是无感的，以增强滤波效果。

2 整机辐射干扰的抑制

对于UPS的辐射干扰，主要有两种方法：辐射源的强度抑制和辐射途径的处理。

2.1 辐射源的抑制：
在UPS中，辐射源的辐射强度抑制方法基本同传导的处理相同，因为干扰源本身即有传导骚扰又有辐射骚扰;另外，对于辐射骚扰，对辐射源采取适当的屏蔽措施将可十分有效地降低辐射干扰的电平和能量。

2.2 辐射途径的处理：
整机外壳的等电位设计：根据电磁场原理，一个接地良好理想密闭的金属六面壳体的内外电磁场不存在相互干扰，因此UPS的外壳一般应作成金属的，且各个面之间应良好连接，保证为一个等电势体，这样即可十分有效减弱UPS对外的辐射干扰。一般对于电磁兼容要求严格的场合，UPS的壳体不宜采用塑料制作。

2.3 进出UPS壳体连线的处理：
由于UPS必须有输入、输出电源端子、电池扩展端子等连线进出UPS的外壳，因此这些线的防骚扰处理将十分重要，直接影响到测试的结果能否符合标准要求。一般在这些线上适当地加些高频磁环和高频电容就会有很好的效果。

3 UPS的抗干扰设计

UPS的抗干扰主要体现在控制电路的抗扰性，从电路的性质可分为模拟电路的抗干扰和数字电路的抗干扰两个方面。良好的抗扰性是保证 UPS正常运行的条件，因此，在UPS的控制回路的设计初期就必须将控制电路的抗扰性考虑进去，否则，遇到外界骚扰时整套的控制方案将可能全部推翻。

3.1 模拟电路的抗干扰：
对于开环的模拟控制，一般针对可能出现干扰的部位适当加入一定的RC电路将骚扰消除;对于闭环的模拟控制，除了采用RC外，还必须对闭环的放大倍数的频率特性进行适当的调整，确保干扰信号加入时不会对环路产生恶果。

对于功率部分的电路，减短所有的连线、加入假负载、减小功率驱动的回路等都可以有效增强功率电路的抗干扰能力。

3.2 数字电路的抗干扰：
对于数字控制电路，其抗扰性对UPS的可靠性十分重要，因为目前几乎所有的UPS控制都有采用到数字控制的单片机，抗扰性差的系统将可能导致UPS的停机或损坏。

数字电路电源的有效滤波是数字电路不受干扰的基本保证;所有的I/O口应有适当的RC处理;控制电路应尽量远离功率部分;适当的电磁屏蔽措施;良好的PCB布局设计等都可以有效避免数字系统受到外界干扰。
00

固态继电器的电磁兼容测试

中心议题：

固态继电器的EMC标准影响固态继电器EMC 的主要因素固态继电器的EMC测试试验方法和判定标准

电磁兼容（EMC）在电子产品中是一项重要的技术指标。本文介绍影响固态继电器（SSR）EMC 的主要因素、试验方法和判定标准。同时，提出了测试时注意事项和给出了一组具有实用价值的结果。

1 引言

影响固态继电器(SSR)电磁兼容(EMC)的因素是多方面的，诸如器件的选择与搭配、电路原理、PCB 的布线和结构等等。其中，交流光耦( 光电耦合器) 对EMC 参数的影响常常被忽略。其主要原因是对它们的应用环境和要求了解较少，同时对EMC 的标准，设备的使用和试验方法理解不够。因此当使用性能较差的器件和不合理的结构时，固态继电器的EMC 性能往往达不到国际上的一些标准( 如CE 等) 。

2 固态继电器的EMC 标准

电磁兼容包含电磁辐射(Emission)和电磁抗干扰(Immunity)。对器件来说，欧洲客户不要求做电磁测试( 个别有特殊要求的客户除外) ，通常只要求按EN50082-2 标准即1995V EN61000-6-2 进行测试。但最主要是测试ESD(EN61000-4-2);EFT/B(EN61000-4-4)和SURGE(EN61000-4-5)。在此要说明的是，如果客户要求测试电磁辐射时，应按EN50081-2 标准即2001V EN61000-6-4 进行测试。本文只对SSR 的电磁抗干扰能力进行测试和归纳。我们在多年与欧洲客户交流中，他们提出最多的有如下要求：

(1) 要求EMC 做通用标准的电磁抗干扰能力的测试，即上述的ESD、EFT/B 和 Surge。其电压等级分别为4kV的接触放电和8kV 的空气放电、1kV/5kHz 快速群脉冲扰动和2 k V 浪涌冲击，其它不做要求;
(2) 要求EMC 做通用标准的电磁抗干扰能力达到等级3 的测试，即ESD 和Surge 同上，而EFT/B 要求达到3kV/5kHz;
(3) 特殊要求:ESD 要求6kV/10kV 和EFT/B 为4kV
(4) 其他要求:除电磁抗干扰(Immunity)外，还要求电磁辐射(Emission)测试。

3、影响固态继电器EMC 的主要因素

为了找出影响固态继电器EMC 的主要因素和组合的器件，必须了解组成S S R 的电路原理。我们综合了国内外S S R 方面的主要生产商的电路，得到如下几种常见的采用交流光耦方案的电路结构。把这些不同的电路结构和相同的电路结构而采用不同的器件组合来进行测试，发现不同的EMC 性能。

3.1 电路原理
图1、图2 和图3 三种电路都能实现固态继电器的功能。图1 是固态继电器最简单的电路原理图，图中A1 是交流光耦，A 2 是双向可控硅。常用在小型的S S R ，使用时，用户往往在外面增加器件来改善性能。图2 是在图1 的基础上增加了RC 吸收电路和防冲击电阻R2 。R 2是保护光耦，抑制在导通瞬间流过光耦的冲击电流。附加这些器件后，大大改善了SSR 的EMC 特性和浪涌对光耦的冲击性能。因此该电路常用在可靠性较高的场合。图3 是一种特殊的电路，常用在高可靠性和E M C 等级较高的SSR 设计中。图中的二极管D1 可防止输入反极性。由Q1、Q2、R1 及R3 组成恒流电路，保证当输入电压变化时，光耦A 1 的电流恒定。R C 电路C 1 、R 7 和R 6 的功能与图2 的相同。该电路还增加了压敏电阻R V 。R V不仅加强了S S R 的过压保护能力，而且大大改善了其E M C 性能。

按上述三种不同的电路和不同的结构进行如下试验：

3.2 试验
采用不同的样品(见下)进行以下两种试验:群脉冲试验(见表1)和浪涌试验(见表2)。

上一页1234下一页
00试验条件为如下：
A. 输入电压:0V 或标称值。负载:40W 灯泡；
B. 《2kV 时，Burst 测试频率:5kHz;》2kV 时，Burst 测试频率:2.5kHz。
C. 样品: N0. 1、N0.2 和N0.3 的结构不相同，PCB相同；N0.4 和N0.5 的光耦不相同，其它相同。( 见表1 中的“产品／元件型号”)
D ．测试结果见表1 。

a. 表中“1 ”表示通过，“0 ”表示不通过。判定标准：“1 ”: 灯泡不闪；“0 ”:：灯泡闪烁。
b.表中L：火线；N：零线。

试验不难看出：
(1)对比A 公司产品两个继电器，其电路结构、元器件参数完全相同，仅仅前者多了一个散热片，但其burst测试只能达到2kV，而第2 个的burst 测试可以达到4kV。由此可知，产品内部结构的变化会影响到E M C 性能;
(2)RC 会很大程度的影响固体继电器的EMC 性能;不加R C 电路的结构，E M C 性能最差，见B 公司产品;
(3) 采用不同的光耦，其EMC 性能会有很大的变化，见N0.4 与N0.5 的试验结果;
(4) 不同的光耦和不同的可控硅组合对EMC 性能也有较大影响;
(5) 选择适当的RC 组合，也可提高Burst 和Surge抗扰能力。当R C 中C 值一定时，固态继电器对B u r s t的抗扰能力与R 值成反相关关系，但当R 小到一定的值时，这种关系就不再明显;
(6) 增加RV 压敏电阻可大大增强Surge 的抗扰能力。

4 测试方法及注意事项

为了正确获得试验数据必须按要求正确设计测试回路，和正确的连线。然后设定方法和步骤，最后按判定标准获取数据。

4.1 测试电路
图4 所示为测试电路。对SSR 来说，有信号源(稳压电源)、小于1 米的连线、负载及有关仪器;图5 为电源信号叠加干扰信号的波形。

4.2 试验标准及要求及判定要求

表3 为EMC 的抗干扰标准：EN61000-4-4、EN61000-4-5 和EN61000-4-2 的试验标准及要求。对SSR 来说，其工作状态要求样品处于正常关断和接通状态加入干扰源，观察样品是否失效。

5 试验结论

(1) 产品内部结构的变化直接影响到EMC 性能。如：PCB 或DCB 的排版设计，通常需要通过几次调整，如改变输入输出之间的走线位置、元件的摆放位置等，才能达到最佳状态；
(2) 所有测试的光耦中，VISHAY 光耦的性能比较突出，其多数光耦的Burst 测试可以达到4kV。其它厂家的光耦较少能达到4kV(关于这一点，主要取决于光耦内部的结构)；
(3) 压敏电阻RV 对Burst 性能影响不明显，而对Surge 性能影响极大;因此在有较大浪涌电压冲击的场合，应加上R V 。R V 的大小要视可控硅的阻断电压高低来决定；
(4) 从试验数据可以看出，在耐电脉冲群冲击方面，光耦对继电器的影响较大(见结论的第2 点)，不同的光耦其耐冲击性能不一样;而在耐Surge 时，可控硅对继电器的影响最大(较差的可控硅如dv/dt 太低等，将被击穿)；
(5) 对于不同的组合，将有不同的EMC 能力。如果用EMC 较好的光耦配较差的可控硅，将造成较差的E M C抗扰能力。反之可得出同样结果；
(6) 不带RC 时，绝大多数的光耦的抵抗群脉冲的能力都低于500V;基本上无法达到CE 的标准。为此，设计人员必须改变电路结构和元件参数，方可满足客户的要求和C E 标准。实际应用证明，电容C 的介质损耗角和其温度特性对吸收电路影响较大。电阻R 除它的功率和热稳定参数外，它的阻值对E M C 的性能影响也较大。通常C选用10 — 22nf，而R 通常用10 — 100 欧姆；
(7)光耦阻断电压的高低与它的抵抗群脉冲的能力的强弱没有必然的联系。但可控硅阻断电压的高低与抵抗浪涌电压的能力的强弱有较大关系。

6 存在的问题

由于光耦耐脉冲冲击的电性能不一，S S R 继电器接入电机正反转线路，以及干扰电压的存在( 可用示波器观看) ，S S R 会误导通，以至烧毁。过零的继电器也同样如此。理论上干扰电压是反电势和负载电压之和的根号2 倍，但实际上干扰电压可达到负载电压的3-5 倍，有时达到10 倍。原因是电路的分布参数产生了LC 并联谐振。虽然谐振电压的能量较小，高峰时持续的时间只有微秒级，但会使SSR 误导通，即光耦失效。因此，尚待进一步探讨。

助力工业应用与新兴市场发展，提高电路保护与电磁兼容设计效率——第十届电路保护与电磁兼容技术研讨会胜利闭幕

新闻事件：

第十届电路保护与电磁兼容技术研讨会胜利召开电路保护与电磁兼容专区在上海新国际博览中心二号馆隆重举办

事件影响：

提高工业级电路保护与电磁兼容设计效率助力新兴市场发展，提升新兴应用高可靠性设计国内知名EMC专家钱振宇教授深度解读EMI/EMC新国标

由电子元件技术网(www.cntronics.com）携手中国电子展、我爱方案网(www.52solution.com）和China outlook consulting主办的第十届电路保护与电磁兼容技术研讨会于11月9日在上海新国际博览中心W2-M9胜利召开，吸引了包括中科院、华为、中兴通讯、上海仪器仪表研究所、上海开通数控有限公司、电信、巨尔光电、日图科技等整机厂商的设计和研发工程师积极参与。

图1

研讨会有三大突出亮点：提高工业级电路保护与电磁兼容设计效率；助力新兴市场发展，提升新兴应用高可靠性设计以及国内知名EMC专家钱振宇教授深度解读EMI/EMC新国标！

报道页面：http://www.cntronics.com/public/seminar/content/type/review/sid/50

提高工业级电路保护与电磁兼容设计效率

采用高速反应电流防护器TBU，实现工控通信接口保护
Bourns 公司将特别讲解其原创的高速反应过电流防护器TBU及其应用，剖析TBU防护方案与传统方案在过压协调上的区别,介绍TBU的电子特性及其在过电压过电流的操作原理, 以及该器件与其他保护元件混合使用的设计要点，还将特别介绍TBU在工控行业通信接口中的设计实例。

完整方案，抑制工业电源系统噪音
随着大规模，高速IC的大量使用，对于电源系统的要求也越来越高。日本村田制作所将结合自身完善的噪声解决方案，从AC到DC 的，从高压到低压，从高频到低频。针对电源系统的每一个部分，不仅能够提供性价比最好的噪声抑制产品，更能够提供一整套的噪声解决方案，最大限度的帮助设计工程师设计出完美的电源方案。

新型保险丝，应对工业防雷击防护挑战
东莞贝特电子将聚集小型熔断器抗爆与雷击防护创新方案，防雷击保险丝之新要求；以及如何应对超小型熔断器及微型贴片保险丝的高电压设计挑战。

简化设计工业电路保护设计经验分享
通常在大能量冲击和某些特殊应用场合，传统的保护方案使用多级防护，逐步吸收冲击能量以达到预期的保护效果，作为国内保护器件的重要厂商，君耀电子将分享其设计经验——如何优化电路保护，让工业系统防护设计变得简洁高效。

上一页12下一页
10助力新兴市场发展，提升新兴应用高可靠性设计

新型保险丝，提升LED照明防护设计水准
LED 照明是一个高速成长的新兴场，LED灯具的可靠性和散热性问题是LED制造企业必须面临的首要技术难题。AEM科技在研讨会中展示了其贴片型芯片保险丝在 LED照明系统的保护方案——当电源端产生太大的脉冲电流或是因为短路所造成的电流过载，组件可以在极短时间启动电路保护，同时产品也拥有低冷电阻及高抗电流冲击的优点。同时，与传统的插件式保险丝相比，该器件还可以满足LED室内照明灯具有小型及薄型化的需要。

汽车EMC试验发展趋势分析，吃透EMC国际通用标准
针对我国汽车以及新能源电动车的市场,为参与汽车及汽车电子部件EMC试验/整改工程师提供一些帮助。苏州泰思特技术专家结合实例讲解EMC试验发展趋势：（1）ESD试验GB/T17626.2-2006与1998的差异、IEC 61000-4-2:1995/2001与IE2008的差异、几种ESD放电枪实测波形对比；（2）瞬态抗扰性试验 ISO7637-2-2011版与2005版的差异；（3）电压瞬变试验ISO16750-2- 2010版与2005版的差异等三种试验方式进行探讨。

研究高性能新型器件，助力新兴市场应用
针对新兴市场产品轻薄化、小型化和低成本的需求，顺络电子通过材料和设计工艺的不断创新，提供了能替代传统绕线射频电感的低成本高性能叠层陶瓷电感，以及用于DC-DC转换电路的叠层型功率电感产品，有效为客户降低使用成本，最大限度的帮助工程师设计出完美方案。

钱振宇教授深度解读EMI/EMC新国标

电子元件技术特邀全国电磁兼容标准化技术委员会委员钱振宇教授，就目前市场存在电磁兼容抗干扰国家标准新旧版并存，一旦新的产品标准标准颁布便会措手不及，造成不可估量的损失的现象。研讨会上钱老师解读新老基础性抗扰度标准差异性，重点针对五大标准：静电、射频辐射电磁场、脉冲群、浪涌和电压跌落在新老版中的不同进行讲解，让更多研发一线的工程师和技术管理人员了解新旧版本差异以及如何理解这些差异。

在技术研讨会同期，CNT Networks联手中国电子展组委会、China Outlook Consulting在二号馆推出了“电路保护与电磁兼容技术展示区”，也受到了工程师朋友的关注，美国柏恩亚太有限公司、好利来（中国）电子科技股份有限公司、东莞市金华电子有限公司、深圳市金瑞电子材料有限公司、硕凯电子有限公司、深圳市槟城电子有限公司以及电子元件行业协会电子防护元器件分会组团企业纷纷展示其最新的TBU、TVS、陶瓷放电管、GDT、PTC、防雷模块等产品和解决方案。热忱欢迎工程师在11月9～11日前往二号展馆电路保护与电磁兼容展示区参观交流。

产品目录

推荐产品